ホーム > ウェーハ製造受託サービス > ＰＤＫ(プロセスデザインキット)提供型ファンドリ プロセス一覧
ＰＤＫ(プロセスデザインキット)提供型ファンドリ プロセス一覧
Cadence社、SIMUCAD社、Tanner社のEDAツールに対応したPDKの提供を致します。
CMOSプロセス
●：対応可
| Analog-CMOS | HV-CMOS | ||||||
| 0.60μm | 0.35μm | 0.6μm | |||||
| プロセスコード | 05XT | 05ADA | 05ATC | 35MD | 35AD | 05KDB | |
| プロセスの 特長 | 動作時電圧が5Vのアナログ・デジタル 混在ＬＳＩ設計に適した0.6μｍＣＭＯＳプロセスです | 動作時電圧が5Vのアナログ・デジタル混在 ＬＳＩ設 計に適しﾊﾞｰﾁｶﾙＮＰＮトランジスタ搭載の0.6μｍＣＭＯＳプロセスです | 動作時電圧が5Vの ＬＳＩ設計に適し3層メタル、3重Ｗｅｌｌと温度変動の少ない抵抗もつ 0.6μｍＣＭＯＳプロセスです | 動作時電圧が3.3Ｖと5VI/O混在のアナログデジタル混在ＬＳＩ設計に適した0.35μｍＣＭＯＳプロセスです | 動作時電圧が3.3Ｖのアナログ・デジタル混在ＬＳＩ設計に適した0.35μｍＣＭＯＳプロセスです | 動作最大電圧が40Ｖの高耐圧ＬＳＩ設計に適した0.6μｍHV-CMOSプロセスです | |
| 標準素子 | 3.3V MOS | - | - | - | ● | ● | - |
| 5V MOS | ● | ● | ●3重Well | ●I/O用 | - | ● | |
| 高耐圧 MOS | - | - | - | - | - | ●40V動作 | |
| Sub-PNP | ● | ● | ● | ● | ● | ● | |
| V-NPN | - | ● | ● | - | - | ● | |
| ＰＩＰ容量 | ● | ● | ● | ● | ● | ● | |
| 高抵抗Poly | 4KΩ/□ | 5KΩ/□ | 5KΩ/□ | 4KΩ/□ | 4KΩ/□ | 5KΩ/□ | |
| Polyヒューズ | ● | ● | ● | ● | ● | ● | |
| モデル | MOS | BSIM | BSIM | BSIM | BSIM | BSIM | BSIM |
| BiP | Gummel Poon | Gummel Poon | Gummel Poon | Gummel Poon | Gummel Poon | Gummel Poon | |
| P D K | Cadence | - | - | ● | ● | ● | ● |
| SIMCAD | - | - | TBD | ● | ● | TBD | |
| Tanner | - | - | TBD | ● | ● | TBD | |
| Textベース* | ● | ● | ● | ● | ● | ● | |
*Text ベース
Spiceモデルデータ、DRC, LVS, ERC等検証ルールはTextベースの電子データ、
基本素子のレイアウト例はGDSデータで、レイアウトルール、マスク層定義、 素子特性、素子構造等はドキュメントにて提出致します。
BiC-DMOSプロセス
●：対応可
| BiC-DMOS | |||
| 0.5μm | |||
| プロセスコード | BSI17 | ||
| プロセスの 特長 | 高効率駆動を実現し最大60Vの高耐圧LSI設計に適した プロセス | ||
| 標準素子 | 標準MOS | 5Ｖ/12Ｖ | |
| 高耐圧MOS | 30V/60V | ||
| DMOS | 耐圧 | 60V | |
| NPN/PNP | 5Ｖ/12Ｖ/30V | ||
| 抵抗Poly | 18Ω/□typ | ||
| ダイオード | フルアイソレーション | 30V/60V | |
| Zener | 6.7V/7.2V/10V | ||
| PDK | Cadence | ● | |
| Textベース* | ● | ||
*Text ベース
**プロセス概要は準備中です。詳細は弊社営業までお問合せ下さい。
Spiceモデルデータ、DRC, LVS, ERC等検証ルールはTextベースの電子データ、基本素子のレイアウト例はGDSデータで、レイアウトルール、マスク層定義、 素子特性、素子構造等はドキュメントにて提出致します。
PDKドキュメント体系
